Synopsys Design Compiler

Synopsys Design Compiler

ASIC softver za sintezu logike za sastavljanje Verilog, VHDL i System Verilog u GDSII masku za proizvodnju IC-a.
Synopsys nudi Design Compiler 2010 koji omogućava dvostruko ubrzanje tijeka sinteze i fizičke implementacije.RTL dizajneri mogu izvesti što ako istraže tlocrt kako bi se utvrdili i riješili problemi tlocrta rano.
synopsys-design-compiler

Web stranica:

Kategorije

Alternativa Synopsys Design Compileru za sve platforme s bilo kojom licencom

Scriptum

Scriptum

Scriptum je besplatni urednik teksta koji se fokusira na VHDL i Verilog dizajn, a radi na Windows i Linuxu.Korištenje višestrukog sučelja prozora dokumenta u kombinaciji s karticama nudi vam glatko okruženje za uređivanje VHDL, Verilog i drugih jezičnih datoteka.
Synplify Pro

Synplify Pro

Generički FPGA sintetizirani FPGAs kao što su Xilinx i Altera.